pcb layout初學者如何理解差分信號
時間:2019-01-17 00:00:00
來源:信盈達
作者:信盈達
什么是差分信號? 通俗地說,就是驅動端發送兩個等值、反相的信號,接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對線就稱為差分線。差分線阻抗怎么算?各種差分信號的阻抗都不一樣的,比如USB的D+ D-,差分線阻抗是90ohm,1394的差分線是110ohm,最好先看看規格書或者相關資料。現在已經有很多計算阻抗工具,比如polar的si9000,影響差分阻抗的因素有線寬、差分線間距、介質介電常數、介質的厚度(差分線到參考面之間的介質厚度),一般是調整差分線間距和線寬來控制差分阻抗的。做板的時候也要跟廠家說明哪些線要控制阻抗。一個差分信號是用一個數值來表示兩個物理量之間的差異。從嚴格意義上來講,所有電壓信號都是差分的,因為一個電壓只能是相對于另一個電壓而言的。在某些系統里,系統'地'被用作電壓基準點。當'地'當作電壓測量基準時,這種信號規劃被稱之為單端的。我們使用該術語是因為信號是用單個導體上的電壓來表示的。
對于 PCB LAYOUT工程師來說,最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優勢。也許只要是接觸過 Layout 的人都會了解差分走線的一般要求,pcb設計那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性,減少共模分量;等距則主要是為了保證兩者差分阻抗一致,減少反射。“盡量靠近原則”有時候也是差分走線的要求之一。 差分走線也可以走在不同的信號層中,但一般不建議這種走法,因為不同的層產生的諸如阻抗、過孔的差別會破壞差模傳輸的效果,引入共模噪聲。此外,如果相鄰兩層耦合不夠緊密的話,會降低差分走線抵抗噪聲的能力,但如果能保持和周圍走線適當的間距,串擾就不是個問題。在一般頻率(GHz 以下),EMI 也不會是很嚴重的問題,實驗表明,相距 500Mils 的差分走線,在3 米之外的輻射能量衰減已經達到 60dB,足以滿足 FCC 的電磁輻射標準,所以設計者根本不用過分擔心差分線耦合不夠而造成電磁不兼容問題。但所有這些規則都不是用來生搬硬套的,不少工程師似乎還不了解高速差分信號傳輸的本質。下面重點討論一下 PCB 差分信號設計中幾個常見的誤區。
認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合,既可以提高對噪聲的免疫力,還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數情況下是非常有利的,但不是絕對的,如果能保證讓它們得到充分的屏蔽,不受外界干擾,那么我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制 EMI 的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢?增大與其它信號走線的間距是最基本的途徑之一,電磁場能量是隨著距離呈平方關系遞減的,一般線間距超過4 倍線寬時,它們之間的干擾就極其微弱了,基本可以忽略。此外,通過地平面的隔離也可以起到很好的屏蔽作用,這種結構在高頻的(10G 以上)IC 封裝PCB 設計中經常會用采用,被稱為 CPW 結構,可以保證嚴格的差分阻抗控制(2Z0).
我實際工作的體會:
如圖,大電流的模塊要挨近電源,弱電走向強電;數字地、模擬地一點共地;高頻的器件電源線、地線要避免長線;每個數字 ic 電源腳與接地腳之間,以最短路徑焊接高頻濾波電容,如 CC1 高頻瓷介電容,重要部位加鉭電容濾波。干擾大的部位用示波器就可以看清楚。

信盈達從事嵌入式教育十多年,積累了豐富的實戰教學項目,比如:四軸飛行器、機械手臂、17自由度運動機器人、MCU環境檢測,智能可穿戴、智能家居等。此外,信盈達2018嵌入式課程全面升級,新添加RK3399(A53+A72)教學平臺學習內容,該平臺廣泛適用于AR設備、VA設備、3D設備、智能機器人、人臉識別、一體機、 庭影音、集群服務器、智能交互、車載設備、醫療行業、電視盒子等。